在過去的幾年中，工業(yè)界對3D技術(shù)的興趣與日俱增，因?yàn)槠涓叩钠骷芏群透映錾南到y(tǒng)性能而被人們寄予厚望。在這種技術(shù)條件下，芯片會(huì)變得更薄，堆棧和互連也變得更加合理。如今，各種3D集成技術(shù)都在研發(fā)之中，根據(jù)不同的需求各自有其特點(diǎn)。其中的一種技術(shù)叫做3D堆棧集成電路技術(shù)（3D-SIC）,它致力于將很薄的集成電路直接堆積起來，各層之間通過具有極高密度（高達(dá)106cm-2）且穿越Si的互連線連接。3D-SIC互連技術(shù)提供了一種后道全局線互連的替代方法。這項(xiàng)技術(shù)的一個(gè)典型應(yīng)用就是將大型的芯片內(nèi)系統(tǒng)分割成模塊堆疊系統(tǒng)。首先，較大的單元可以分割在多個(gè)堆棧層上（比如芯片上堆疊的存儲(chǔ)器）。在隨后的過程中，單系統(tǒng)中分布在不同Si層的IP模塊可以通過3D-SIC技術(shù)進(jìn)行互連。信號(hào)延遲、能量損耗、系統(tǒng)尺寸的減小以及性能的改進(jìn)，都只是這項(xiàng)技術(shù)眾多優(yōu)點(diǎn)中的一部分。
　　總體來講，結(jié)合了傳統(tǒng)或者現(xiàn)代封裝技術(shù)的大馬士革結(jié)構(gòu)技術(shù)和諸如金屬電介質(zhì)混合連接技術(shù)在3D-SIC解決方案中具有很強(qiáng)的代表性。IMEC的3D-SIC技術(shù)使用這樣一種工藝流程，即通過單大馬士革工藝實(shí)現(xiàn)Si層之間的銅通孔互連（TSV），這步工藝在前道和接觸孔工藝之后，但位于后道金屬層之前。這種工藝使得1-5μm直徑的小尺寸通孔成為可能，同時(shí)使得與前道區(qū)域的阻斷最小化。更進(jìn)一步，這些通孔不會(huì)阻斷后道互連線的區(qū)域。在后道連線完成之后，Si會(huì)被從襯底底部去除從而打開通孔，隨后硅片之間會(huì)堆疊起來并使用直接的Cu-Cu互連或者Cu-介質(zhì)層互連。
　　使用Cu進(jìn)行穿越Si的通孔填充采用電化學(xué)方法用Cu填充TSV是制造流程中很重要的一步。用Cu進(jìn)行TSV填充時(shí)需要保證沒有缺陷產(chǎn)生，從而保證堆疊的多芯片器件中沒有可靠性的問題。另外，電鍍工藝的持續(xù)時(shí)間在很大程度上決定了全部的制造成本，因此需要將其最小化。過多的Cu淀積，比如在硅片頂部表面多余的銅，要盡可能的少，這是為了減少化學(xué)機(jī)械拋光(CMP)的時(shí)間。最后，對于Cu電鍍液內(nèi)添加劑的含量對Cu電鍍機(jī)理的影響，在過去的研究中也很少被提及。
　　文章中，我們研究了兩種應(yīng)對上述挑戰(zhàn)的方法。在第一種方法中，我們著力于發(fā)現(xiàn)電鍍工藝中添加劑的作用和電流密度的影響。在第二種方法中，我們著力于減少硅片表面Cu的淀積。兩種方法都得到了沒有空洞的電鍍Cu填充的3D通孔，同時(shí)電鍍時(shí)間也大為縮短。
　　方法一：優(yōu)化添加劑成分和電流密度在最理想的情況下，被電鍍Cu完全填充的通孔應(yīng)該沒有空洞，并且有盡可能少的殘留銅。從經(jīng)濟(jì)的角度看，填充時(shí)間最好盡可能的短。填充的結(jié)果依賴于幾個(gè)因素，比如電鍍時(shí)的電流密度和填充工藝中添加劑的成分。添加劑包括有機(jī)平坦劑和促進(jìn)劑，它們存在于電鍍液內(nèi)并影響表面反應(yīng)。
　　IMEC已經(jīng)詳細(xì)研究了添加劑成分和電流密度對Cu電鍍工藝的影響。為了達(dá)到這個(gè)目的，我們在200mm硅片上使用深反應(yīng)離子蝕刻設(shè)備準(zhǔn)備了直徑5μm、深度25μm的通孔。電鍍實(shí)驗(yàn)使用具有三個(gè)可旋轉(zhuǎn)磁電極的設(shè)備完成。為了研究添加劑的影響，我們準(zhǔn)備的電解液包含0.8MCuSO4?5H2O\0.7MH2SO4,20ppm的聚乙烯乙二醇（PEG）和60ppm的Cl-(NaCl,Sigma-Aldrich)。在電解液中添加了不同含量的二硫化物作為促進(jìn)劑(SPS,RaschigGmbH,Germany)，JanusGreenB(JGB,Sigma-Aldrich)作為平坦劑。
　　實(shí)驗(yàn)表明，當(dāng)使用2ppm的SPS和10ppm的JGB時(shí)，在淀積的開始階段需要使用高達(dá)-5mA/cm2的電流密度來保證無空洞的填充。為了減少填充時(shí)間而增加電流密度會(huì)導(dǎo)致通孔的底部形成空洞。這個(gè)局限性可以通過如下方法克服，即通過兩個(gè)恒電流的步驟，一旦通孔的底部已經(jīng)被銅部分填充，電流密度可以增加到-15mA/cm2(圖1）。


　　然后，我們將不同含量的促進(jìn)劑（SPS,2或者7.5ppm）和平坦劑（JGB,5、10或者15ppm）組合起來觀察它們對填充工藝的影響。在使用含7.5ppmSPS和15ppm平坦劑的電解液時(shí)，我們得到了最佳的結(jié)果，即在45分鐘左右的填充時(shí)間下獲得了沒有空洞的通孔(圖2）。當(dāng)使用兩步恒電流操作時(shí)，填充時(shí)間可以進(jìn)一步的降低至25分鐘。使用商用的平坦和促進(jìn)添加劑也可以得到類似的結(jié)果。在這些實(shí)驗(yàn)中，硅片表面淀積的電鍍層厚度大約有2.5μm。



　　方法二：阻斷硅片頂部表面的銅淀積降低填充時(shí)間的第二種方法是阻斷銅在頂部表面的淀積。另外，當(dāng)通孔的填充已經(jīng)完成時(shí)，需要停止銅淀積過程，以使得多余的銅盡可能少，這有利于之后的平坦化（CMP）工藝。這樣的做法進(jìn)一步節(jié)省了工藝時(shí)間。
　　IMEC已經(jīng)發(fā)現(xiàn)兩種有可能抑制硅片表面銅淀積的方法。一種選擇是使用微接觸印刷法在表面淀積自組合單層（SAM）十八烷基硫醇（ODT）。選擇這樣的電鍍電流密度，可使ODT分子在電鍍過程中不會(huì)從表面移走。通孔完全填充之后掃描電子顯微鏡（SEM）圖像和聚焦離子束（FIB）分析都表明，Cu大部分都淀積在3D通孔區(qū)域。在填充的通孔附近ODTSAM上可以看到成核的小塊銅缺陷（圖3a）。多余的銅只生長在填充的通孔上，外形像指甲一樣。實(shí)驗(yàn)結(jié)果表明，使用物理氣相淀積（PVD）淀積籽晶層，在頂部表面生長ODTSAM，然后在-5mA/cm2電流下電鍍形成了無空洞填充的5μm×25μm通孔（圖3b）。填充過程耗時(shí)1800s，這只有不使用ODTSAM時(shí)間的一半。


　　第二種選擇是在硅片表面生長一層TaPVD薄膜，這種方法是利用Cu在Cu上和Cu在Ta上淀積時(shí)需要不同的超電勢。通過選擇Cu只在Cu上淀積的電勢（或者電流），通孔被填充，同時(shí)硅片表面的Cu淀積被抑制。SEM和FIB分析說明了和ODTSAM表面觀測到的類似現(xiàn)象。同樣的，在頂部表面幾乎沒有Cu淀積，通孔被無空洞的填充，填充的銅呈指甲狀。完全的填充僅耗時(shí)30分鐘。這種方法的優(yōu)勢在于它使用了半導(dǎo)體制造已經(jīng)采用的工藝技術(shù)。
　　結(jié)論通過電化學(xué)手段使用Cu填充穿越硅片的通孔是實(shí)現(xiàn)3D集成電路的決定性因素之一。這篇文章為直徑5μm、深度25μm的通孔填充提出優(yōu)化了的Cu電鍍工藝。主要的改進(jìn)在于降低無空洞填充工藝的時(shí)間（工藝成本）減少到30分鐘。結(jié)果由兩種方法得出。在第一種方法中，我們研究了平坦和促進(jìn)添加劑以及電流密度在電鍍工藝中的地位。對電鍍工藝更深的了解幫助我們優(yōu)化了通孔填充工藝的產(chǎn)能。通過使用兩步的電流填充工藝，總共的填充時(shí)間減少到25分鐘。在第二種方法中，通過防止頂部表面的Cu淀積，或者通過產(chǎn)生自組合單層十八烷基硫醇，又或者在硅片表面淀積Ta薄膜，均使填充時(shí)間減少了至少50%。使用這個(gè)方法，通孔可以在30分鐘內(nèi)進(jìn)行完全的填充。
　　其他涉及3D技術(shù)的工藝的研究也同時(shí)在IMEC3DSIC項(xiàng)目中同時(shí)展開，比如Cu-Cu連接、指甲狀Cu在Si內(nèi)引起的應(yīng)力、硅片的減薄和后續(xù)的一些工藝步驟。